Компания ChangXin Memory Technologies (CXMT) предоставила ответ на утверждение Micron о том, что компоновка ячейки DRAM 4F² не обеспечивает реального прироста плотности. Согласно отчету, опубликованному CXMT для инвесторов 31 октября, следующая технологическая платформа компании, шестого поколения, основана на архитектуре 4F² и уже прошла проверку инженерными образцами. Первые продукты на базе 4F² поступят к клиентам к концу текущего года, после чего последует серийное производство, зависящее от валидации заказчиков и рыночного спроса.
Основной спор касался факторов, ограничивающих плотность битов в DRAM. Президент и директор по технологиям и продуктам Micron, Скотт ДеБур, на вебинаре компании 21 октября заявил, что Micron продолжит развивать путь 6F² и сосредоточится на 3D DRAM. Он отметил, что компания изучала 4F² более двадцати лет, но не обнаружила жизнеспособного пути масштабирования, назвав некоторые аспекты дискуссии о 4F² «дымовой завесой». По мнению ДеБора, теоретический предел плотности определяется размером и шагом конденсатора, а не способом расположения транзистора.
CXMT не оспаривала физические принципы, однако назвала повышение плотности битов сложной системной проблемой, где линии слов, битовые линии и структуры конденсаторов конкурируют за пространство. Компания подчеркнула, что для каждой архитектуры на заданном узле существует своя кривая затрат, определяемая сложностью интеграции процесса, количеством литографических шагов и тепловым бюджетом. CXMT заявила, что выбор между различными подходами зависит от технологической истории производителя памяти, наличия существующих производственных линий, портфеля патентов и структуры расходов, и такие решения заслуживают понимания и уважения.
По данным анализа от 1 ноября, Samsung и SK hynix продолжают разработку 4F². Samsung представила прототип 4F² на 16 Гбит в рамках ISSCC 2026, который объединяет вертикальные транзисторы канала с гибридной медной связью wafer-to-wafer. Компания планирует использовать 4F² на своих узлах 10a, 10b и 10c, прежде чем перейти к 3D DRAM на узле 10d. Технический директор полупроводников Samsung, Сон Джей-хюк, сообщил 12 октября, что работы над 4F² продолжаются. SK hynix использует маршрут с вертикальным затвором, который, по их словам, повышает плотность битов более чем на 20%, и проверила операции чтения и записи на тестовых массивах в июле, планируя представить работу о конденсаторном 4F² на IEDM в декабре.
Версия CXMT использует транзистор типа Vertical Surrounded Gate (VSG), согласно анализу. Компания утверждает, что работает над 4F² с момента своего основания и обладает более чем 300 опубликованными патентными семьями по этой технологии. Поскольку 4F² увеличивает плотность за счет изменения компоновки ячейки, а не уменьшения ширины линий, он снижает фактор площади с 6 до 4 в пределах, достижимых литографией DUV. CXMT сообщила, что DDR5 RDIMM, сочетающий 4F² с гибридным соединением, появится около конца года. Анализ предупреждает, что серверные модули имеют строгие требования к надежности, поэтому первая версия будет в основном служить для проверки технологии.