Em um artigo publicado em 3 de novembro no npj Unconventional Computing, os autores definem o conceito de computação analógica moderna. O trabalho intitulado «Modern analog computing for solving differential and matrix equations» é liderado por Sun Chong, do Instituto de Inteligência Artificial e da Escola de Circuitos Integrados da Universidade de Pequim. Os coautores incluem Piergiulio Mannocchi do Politecnico di Milano e Unconventional AI, bem como Manuel Le Gallo e Abu Sebastian da IBM Research Europe em Zurique. Isso foi noticiado pela QbitAI no mesmo dia.
A revisão destaca três elementos principais: resolução de equações diferenciais, resolução de equações matriciais e execução de multiplicação matriz-vetor. Esses elementos utilizam um conjunto comum de operadores — somadores, multiplicadores e integradores — e estão matematicamente interligados, pois as equações diferenciais discretizadas se transformam em equações matriciais que podem ser resolvidas por multiplicação matricial repetida ou em um único passo usando uma rede analógica com circuito fechado. Os autores rastreiam a implementação desde componentes discretos até memórias resistivas e circuitos integrados baseados em CMOS, além de discutir aplicabilidade, precisão, escalabilidade, relação com computação em memória e complexidade computacional.
Segundo Sun, a abordagem moderna difere dos computadores analógicos que foram substituídos por chips digitais há décadas em três aspectos. Primeiro, ele é orientado para cargas matriciais em inteligência artificial e comunicações sem fio, e não exclusivamente para equações diferenciais. Segundo, ele se baseia em dispositivos de memória resistiva, como memristores, em vez de circuitos analógicos baseados em CMOS. Terceiro, ele utiliza métodos de engenharia para alcançar alta precisão e escala.
Em um crossbar desses dispositivos, um operando é programado como a condutância do dispositivo, e o outro é aplicado como tensão; assim, a lei de Ohm executa cada multiplicação, e a lei de Kirchhoff das correntes soma cada coluna. Consequentemente, um array de 1000x1000 contém um milhão de multiplicadores, enquanto um chip analógico baseado em CMOS de 2016, mencionado por Sun, continha apenas quatro integradores e oito multiplicadores. A adição de feedback usando um amplificador operacional permite que o circuito atinja a solução da equação matricial em nanossegundos.
Esta revisão se baseia em trabalhos anteriores de Sun. Em 2019, sua equipe demonstrou a solução de uma equação matricial em um único passo em um array resistivo 3x3 na revista PNAS, com um erro de cerca de 3%. No artigo Nature Electronics de 2025, foi usado o corte de bits com oito estados de condutância por dispositivo para atingir uma precisão fixa de 24 bits, o que reduziu o erro relativo para $10^{-4}$ após três iterações, e depois para $10^{-7}$, comparável ao FP32, e escalonado para matrizes 512x512 usando um algoritmo de bloco. De acordo com a própria equipe, o throughput foi de aproximadamente 1000 vezes, e a eficiência energética foi cerca de 100 vezes maior do que o núcleo Nvidia H100 e ASICs digitais com precisão FP32. Esses indicadores ainda não passaram por verificação independente.
As áreas de aplicação discutidas incluem controle de movimento de robôs em tempo real, detecção de sinais Massive MIMO para 6G e otimização de segunda ordem para treinamento de grandes modelos.
