UltraRISC apresenta núcleo RISC-V UR-CP400 com suporte a RVA23 e execução fora de ordem de 8 canais

A UltraRISC Technology, sediada em Xangai, demonstrou o núcleo de IP de processador UR-CP400. Este núcleo atende ao perfil RVA23, possui execução fora de ordem de 8 canais e foi apresentado na sexta cúpula RISC-V na China, realizada em Shenzhen de 18 a 20 de outubro.

A empresa planeja disponibilizar este desenvolvimento aos clientes no primeiro trimestre de 2027. É importante notar que o UR-CP400 é um núcleo de IP, e não um chip pronto; a UltraRISC licencia seus núcleos para desenvolvedores de chips, que os integram em seus próprios processadores, e também os utiliza em seus próprios produtos de CPU.

De acordo com declarações da UltraRISC, o núcleo atende ao perfil RVA23 — uma aplicação RISC-V que padroniza o conjunto de funcionalidades esperado pelos principais sistemas operacionais e softwares. Ele também suporta a versão 1.0 da extensão vetorial RISC-V. A microarquitetura do núcleo é implementada fora de ordem com emissão de 8 canais e pipeline de 14 estágios.

No protótipo criado em base FPGA, a empresa alcançou um desempenho SPECint2006 superior a 22 operações por gigahertz. Este resultado foi obtido em configuração de emulação FPGA, e não em silício final. Na cúpula, a UltraRISC apresentou um sistema baseado em FPGA que demonstrava o funcionamento deste protótipo. Embora os resultados do FPGA sejam um indicador precoce útil de desempenho por ciclo, eles não fornecem uma representação direta das frequências de clock, consumo de energia ou desempenho de memória do produto final.

Para comparação, o núcleo anterior UR-CP100, usado na CPU de mesa UR-DP1000 com oito núcleos, foi avaliado pela empresa em 10,4 operações por gigahertz no teste SPECint2006 por núcleo. Se o novo número for mantido no silício, o UR-CP400 mais do que dobrará o desempenho inteiro por ciclo em comparação com a geração anterior.

Além disso, a UltraRISC afirma que o UR-CP400 inclui melhorias de virtualização para ambientes de nuvem multinível, projetado para suportar plataformas de CPU de servidor e contém otimizações de hardware direcionadas a cargas de trabalho de IA de agente. A empresa não forneceu detalhes sobre a especificidade dessas mudanças relacionadas à IA.

O diretor técnico Jian Jian apresentou a série UR e os últimos avanços da arquitetura UR-CP400 no fórum de data centers e computação de alto desempenho durante a cúpula. Além do novo núcleo, a UltraRISC demonstrou soluções de sistema construídas em UR-DP1000, incluindo instalações para IA periférica, clusters multi-nó e virtualização.

O lançamento do UR-CP400 ocorreu em uma semana intensa para o desenvolvimento de ponta RISC-V na China, pois várias empresas usaram a cúpula para demonstrar núcleos de servidor e automotivos. Deve-se ressaltar que todos os indicadores de desempenho declarados são alegações da empresa e não passaram por testes independentes.

Histórias semelhantes

MemSilicon apresenta chip MountTai 2026 baseado em RRAM com arquitetura 1T4R

A startup chinesa de memória MemSilicon anunciou a conclusão do processo de tape-out de seu primeiro chip RRAM de alta densidade e grande capacidade, denominado MountTai 2026, realizado em 12 de outubro. A empresa afirma que este é o primeiro chip RRAM desse tipo no mundo, possuindo alta densidade e grande capacidade, embora essa declaração ainda não tenha sido verificada independentemente. Atualmente, o chip está passando pela fase de validação após a conclusão do tape-out.

O chip MountTai 2026 foi desenvolvido usando um processo CMOS de 28 nm e possui uma estrutura de célula 1T4R. Ele oferece uma capacidade de 1 Gbit por chip, atinge uma densidade de 30 Mbit por milímetro quadrado e tem um tempo de acesso inferior a 20 nanossegundos. Além disso, o chip inclui correção de erros em hardware diretamente no cristal.

RRAM, ou memória resistiva de acesso aleatório, armazena dados alterando o material entre estados de resistência e os mantém mesmo sem alimentação. Na configuração padrão 1T1R, cada célula resistiva é equipada com seu próprio transistor seletor. No entanto, à medida que os tamanhos das células diminuem, a área ocupada por esses transistores e sua fiação torna-se um fator limitante para a densidade. A abordagem 1TnR permite que um único transistor sirva a várias células, reduzindo assim a área do transistor por bit; o MountTai 2026 utiliza um transistor para quatro células.

O uso de um transistor compartilhado gera vários problemas, incluindo caminhos de vazamento de corrente entre as células, perturbação durante a leitura e escrita, bem como problemas de confiabilidade em diferentes condições de operação. A MemSilicon afirma ter resolvido esses problemas no nível do circuito, implementando uma configuração de tensão negativa e um esquema de reset unificado para suprimir o vazamento do array, drivers de linha de palavra com múltiplas tensões que separam os caminhos de leitura e escrita de alta e baixa tensão, polarização protetora adaptativa para reduzir escritas incorretas, bem como um esquema de leitura adaptativo com rastreamento que funciona em conjunto com a correção de erros para aumentar a taxa de leitura em capacidade gigabit.

A tecnologia da empresa baseia-se no trabalho da equipe de Liu Min, acadêmico da Academia Chinesa de Ciências, que publicou pesquisas sobre o design RRAM 28nm 1T2R em 2020. Como as células são criadas nas camadas traseiras compatíveis com o CMOS padrão, este método é destinado à integração de memória não volátil em chips lógicos.

A MemSilicon foca no armazenamento embarcado para pesos de modelos, cache KV e parâmetros em SoCs, dispositivos de IA embarcada e PCs com IA, onde a SRAM é rápida, mas ocupa muito espaço por bit, e a integração de memória flash embutida se torna cada vez mais complexa à medida que os processos lógicos diminuem.

Huawei apresenta sistema de arquivos experimental XMFS para acesso compartilhado à memória entre nós no LPC 2026

Engenheiros da Huawei demonstraram um sistema de arquivos experimental chamado XMFS na Conferência Linux Plumbers (LPC) em Praga, em 5 de outubro. Isso foi relatado pelo recurso IT Home em 8 de outubro.

O XMFS, que significa eXpress Memory FS, foi desenvolvido para servidores Linux que utilizam o padrão CXL 3.0 ou o barramento unificado da Huawei. O objetivo principal do sistema é permitir que os aplicativos acessem a memória compartilhada em outros nós através de chamadas de arquivo POSIX padrão, evitando a necessidade de reescrever software de nível superior.

Características Conceituais do XMFS

Os materiais da conferência descrevem o XMFS como um protótipo de kernel. O sistema explora a possibilidade de hospedar memória distribuída por servidores como uma camada de armazenamento dentro do Linux, em vez de cada aplicativo acessá-la através de sua própria interface. As implementações públicas diferenciam o XMFS de outros sistemas de arquivos para troca de memória e CXL, como FAMFS e DAXFS, porque não colocam a interface padrão POSIX no centro.

Em princípio, os programas existentes poderiam abrir, ler e gravar essa memória remota da mesma forma que fazem com arquivos normais.

Resultados de Teste e Problemas Abertos

A Huawei informou na conferência que realizou testes preliminares em cargas de trabalho com muitos metadados, bem como na troca de imagens de contêineres entre nós. Esses testes são vistos pela equipe como um indicador da viabilidade da abordagem, e não como um benchmark de produto. A equipe também listou uma série de questões não resolvidas: manutenção da sincronização de metadados do sistema de arquivos entre nós, garantia de coerência do cache de software na ausência de suporte de hardware, unificação de referências semânticas de memória e RDMA em um único transporte, e gerenciamento e armazenamento multinível da capacidade localizada em várias máquinas.

O código começou a aparecer, mas apenas para o openEuler. O patch da versão-8, publicado na lista de distribuição do kernel openEuler em agosto, afeta 15 novos ou modificados arquivos, cobrindo a lógica principal do sistema de arquivos, diretórios, arquivos, inode, journalização, coleta de lixo e suporte a URMA. É importante notar que isso não é um envio para o kernel principal do Linux. O XMFS ainda não passou por uma revisão formal do kernel principal, e os materiais da conferência o descrevem como um protótipo para estudo da ideia, e não como um sistema de arquivos pronto para fusão.

Atualmente, o XMFS representa uma pesquisa dentro da pilha de interconexão da Huawei. Não é um sistema de arquivos comercial nem parte do kernel Linux.