चेंगक्सिन मेमोरी टेक्नोलॉजीज (CXMT) ने इस दावे पर जवाब दिया कि 4F² DRAM सेल लेआउट वास्तविक घनत्व वृद्धि प्रदान नहीं करता है। CXMT द्वारा 31 अक्टूबर को निवेशकों के लिए प्रकाशित रिपोर्ट के अनुसार, कंपनी का अगला तकनीकी प्लेटफॉर्म, जो छठे पीढ़ी का है, 4F² आर्किटेक्चर पर आधारित है और इंजीनियरिंग नमूनों द्वारा पहले ही जांचा जा चुका है। 4F² पर आधारित पहले उत्पाद चालू वर्ष के अंत तक ग्राहकों को उपलब्ध होंगे, जिसके बाद ग्राहकों के सत्यापन और बाजार की मांग पर निर्भर करते हुए बड़े पैमाने पर उत्पादन होगा।
मुख्य विवाद DRAM में बिट घनत्व को सीमित करने वाले कारकों से संबंधित था। माइक्रोन के अध्यक्ष और प्रौद्योगिकी और उत्पाद निदेशक, स्कॉट डीबूर ने 21 अक्टूबर को कंपनी के वेबिनार में कहा कि माइक्रोन 6F² पथ विकसित करना जारी रखेगा और 3D DRAM पर ध्यान केंद्रित करेगा। उन्होंने उल्लेख किया कि कंपनी ने 4F² का अध्ययन बीस वर्षों से अधिक समय तक किया है, लेकिन स्केलिंग का कोई व्यवहार्य रास्ता नहीं पाया, और 4F² पर चर्चा के कुछ पहलुओं को 'धुएं का पर्दा' बताया। डीबोर के अनुसार, घनत्व की सैद्धांतिक सीमा कैपेसिटर के आकार और रिक्ति द्वारा निर्धारित होती है, न कि ट्रांजिस्टर की व्यवस्था के तरीके द्वारा।
CXMT ने भौतिक सिद्धांतों को चुनौती नहीं दी, हालांकि उन्होंने बिट घनत्व में वृद्धि को एक जटिल प्रणालीगत समस्या बताया, जहां वर्ड लाइन्स, बिट लाइन्स और कैपेसिटर संरचनाएं स्थान के लिए प्रतिस्पर्धा करती हैं। कंपनी ने जोर देकर कहा कि किसी दिए गए नोड के लिए प्रत्येक आर्किटेक्चर की अपनी लागत वक्र होता है, जो प्रक्रिया के एकीकरण की जटिलता, लिथोग्राफी चरणों की संख्या और थर्मल बजट द्वारा निर्धारित होता है। CXMT ने कहा कि विभिन्न दृष्टिकोणों के बीच चयन मेमोरी निर्माता के तकनीकी इतिहास, मौजूदा उत्पादन लाइनों की उपलब्धता, पेटेंट पोर्टफोलियो और लागत संरचना पर निर्भर करता है, और ऐसे निर्णयों को समझ और सम्मान मिलना चाहिए।
1 नवंबर के विश्लेषण के अनुसार, सैमसंग और एसके हाइनिक्स 4F² का विकास जारी रखे हुए हैं। सैमसंग ने ISSCC 2026 के हिस्से के रूप में 16 Gbit का 4F² प्रोटोटाइप प्रस्तुत किया, जो वर्टिकल चैनल ट्रांजिस्टर को वेफर-टू-वेफर हाइब्रिड कॉपर इंटरकनेक्ट के साथ जोड़ता है। कंपनी 10a, 10b और 10c नोड्स पर 4F² का उपयोग करने की योजना बना रही है, इससे पहले कि वह 10d नोड पर 3D DRAM पर जाए। सैमसंग के सेमीकंडक्टर तकनीकी निदेशक, सोन जे-ह्युक ने 12 अक्टूबर को बताया कि 4F² पर काम जारी है। एसके हाइनिक्स वर्टिकल गेट मार्ग का उपयोग करता है, जिससे बिट घनत्व में 20% से अधिक की वृद्धि होती है, और जुलाई में टेस्ट ऐरे पर रीड और राइट ऑपरेशन की जांच की, दिसंबर में IEDM में कैपेसिटर 4F² पर पेपर प्रस्तुत करने की योजना बना रहा है।
विश्लेषण के अनुसार, CXMT का संस्करण वर्टिकल सराउंडेड गेट (VSG) प्रकार का ट्रांजिस्टर उपयोग करता है। कंपनी का दावा है कि वह अपनी स्थापना के समय से 4F² पर काम कर रही है और इस तकनीक पर 300 से अधिक प्रकाशित पेटेंट परिवार रखती है। चूंकि 4F² लाइन की चौड़ाई को कम करने के बजाय सेल लेआउट को बदलकर घनत्व बढ़ाता है, यह DUV लिथोग्राफी के भीतर प्राप्त करने योग्य सीमाओं के भीतर क्षेत्रफल कारक को 6 से 4 तक कम करता है। CXMT ने बताया कि DDR5 RDIMM, जो 4F² को हाइब्रिड इंटरकनेक्शन के साथ जोड़ता है, वर्ष के अंत के आसपास उपलब्ध होगा। विश्लेषण चेतावनी देता है कि सर्वर मॉड्यूल में विश्वसनीयता की सख्त आवश्यकताएं होती हैं, इसलिए पहला संस्करण मुख्य रूप से तकनीक के परीक्षण के लिए होगा।
