हुआवे ने पहली बार मेट 60 प्रो मॉडल में Kirin 9000S को प्रोसेसर के रूप में नामित किया

शंघाई स्थित कंपनी अल्ट्रारिस्क टेक्नोलॉजी ने प्रोसेसर कोर आईपी UR-CP400 का प्रदर्शन किया। यह कोर RVA23 प्रोफ़ाइल का अनुपालन करता है, इसमें 8-चैनल आउट-ऑफ-ऑर्डर निष्पादन है, और इसे चीन में शेंज़ेन में 18 से 20 अक्टूबर तक आयोजित छठे RISC-V शिखर सम्मेलन में प्रदर्शित किया गया था।

कंपनी इस विकास को पहली तिमाही 2027 में ग्राहकों को देने की योजना बना रही है। यह ध्यान रखना महत्वपूर्ण है कि UR-CP400 एक आईपी कोर है, न कि तैयार चिप; अल्ट्रारिस्क अपने कोर को चिप डेवलपर्स को लाइसेंस देती है जो फिर उन्हें अपने प्रोसेसर में एकीकृत करते हैं, और इसका उपयोग अपने स्वयं के सीपीयू उत्पादों में भी करती है।

अल्ट्रारिस्क के बयानों के अनुसार, कोर RVA23 प्रोफ़ाइल का अनुपालन करता है - RISC-V एप्लिकेशन जो मुख्य ऑपरेटिंग सिस्टम और सॉफ़्टवेयर द्वारा अपेक्षित फ़ंक्शन सेट को मानकीकृत करता है। यह RISC-V वेक्टर एक्सटेंशन के संस्करण 1.0 का भी समर्थन करता है। कोर की माइक्रोआर्किटेक्चर 8-चैनल रिलीज़ और 14-स्टेज पाइपलाइन के साथ आउट-ऑफ-ऑर्डर रूप से कार्यान्वित है।

FPGA पर बनाए गए प्रोटोटाइप पर, कंपनी ने SPECint2006 में 22 ऑपरेशन प्रति गीगाहर्ट्ज़ से अधिक का आंकड़ा हासिल किया। यह आंकड़ा FPGA एमुलेशन कॉन्फ़िगरेशन में प्राप्त किया गया था, न कि तैयार सिलिकॉन पर। शिखर सम्मेलन में अल्ट्रारिस्क ने FPGA पर आधारित एक प्रणाली प्रस्तुत की जिसने इस प्रोटोटाइप के संचालन का प्रदर्शन किया। हालांकि FPGA परिणाम प्रति क्लॉक प्रदर्शन के लिए एक उपयोगी प्रारंभिक संकेतक हैं, वे अंतिम उत्पाद की क्लॉक आवृत्तियों, बिजली की खपत या मेमोरी प्रदर्शन का सीधा प्रतिनिधित्व नहीं करते हैं।

तुलना के लिए, पहले का कोर UR-CP100, जिसका उपयोग आठ-कोर वाले डेस्कटॉप सीपीयू UR-DP1000 में किया गया था, का कंपनी द्वारा एक कोर पर SPECint2006 परीक्षण में 10.4 ऑपरेशन प्रति गीगाहर्ट्ज़ अनुमान लगाया गया था। यदि नया आंकड़ा सिलिकॉन में बना रहता है, तो UR-CP400 पिछले पीढ़ी की तुलना में पूर्णांक प्रदर्शन को दोगुने से अधिक बढ़ा देगा।

इसके अलावा, अल्ट्रारिस्क का दावा है कि UR-CP400 मल्टी-लेवल क्लाउड वातावरण के लिए वर्चुअलाइजेशन में सुधार शामिल करता है, जिसे सर्वर सीपीयू प्लेटफॉर्म का समर्थन करने के लिए डिज़ाइन किया गया है और एज एआई वर्कलोड के लिए हार्डवेयर अनुकूलन प्रदान करता है। कंपनी ने एआई से संबंधित इन परिवर्तनों की विशिष्टता के बारे में विस्तृत जानकारी प्रदान नहीं की है।

सीटीओ जियान जियान ने शिखर सम्मेलन के दौरान डेटा सेंटर और हाई-परफॉर्मेंस कंप्यूटिंग फोरम में UR श्रृंखला और UR-CP400 की नवीनतम वास्तुशिल्प उपलब्धियों का प्रदर्शन किया। नए कोर के अलावा, अल्ट्रारिस्क ने UR-DP1000 पर निर्मित सिस्टम समाधानों का प्रदर्शन किया, जिसमें पेरिफेरल एआई इंस्टॉलेशन, मल्टी-नोड क्लस्टर और वर्चुअलाइजेशन शामिल थे।

UR-CP400 का लॉन्च चीन में उच्च स्तरीय RISC-V विकास के लिए एक व्यस्त सप्ताह में आया, क्योंकि कई कंपनियों ने शिखर सम्मेलन का उपयोग सर्वर और ऑटोमोटिव कोर प्रदर्शित करने के लिए किया। यह रेखांकित करना महत्वपूर्ण है कि सभी घोषित प्रदर्शन मेट्रिक्स कंपनी के दावे हैं और स्वतंत्र रूप से परीक्षण नहीं किए गए हैं।

वूक्सी स्टार्स माइक्रो सिस्टम टेक्नोलॉजीज ने क्लस्टर और आर्टिफिशियल इंटेलिजेंस सर्वर के लिए तीन इंटरकनेक्ट चिप्स पेश किए। 2020 में स्थापित कंपनी ने 15 अक्टूबर को उसी शहर में अपने पूर्ण-स्टैक और ब्रांड का पहला लॉन्च किया, जिसमें 12 इंटरकनेक्ट चिप्स प्रदर्शित किए गए जो पहले से ही नए घटकों के साथ बड़े पैमाने पर उत्पादन में हैं।

प्रस्तुति का मुख्य आकर्षण C82-4G था, जिसे कंपनी ने चीन में विकसित पहला PCIe 6.0 स्विच बताया। यह प्रति लाइन 64 GT/s की गति के साथ 144 लाइनों तक का समर्थन कर सकता है, जो PCIe 5.0 की प्रति लाइन गति से दोगुना है। स्विच PAM4 सिग्नलिंग और FLIT मोड का उपयोग करता है, जो 100 नैनोसेकंड की सीमा में बिना अवरोधन वाले स्विचिंग और फैक्ट्री नेटवर्क, CXL मेमोरी विस्तार और मेमोरी पूलिंग का समर्थन सुनिश्चित करता है। इसे अगली पीढ़ी के एआई सर्वरों में आंतरिक कनेक्शनों के लिए डिज़ाइन किया गया है, जहां स्विच प्रोसेसर के PCIe लाइनों को ग्राफिक्स कार्ड, नेटवर्क कार्ड और सॉलिड स्टेट ड्राइव के लिए विस्तारित करते हैं।

दूसरे उत्पाद एक मल्टी-प्रोटोकॉल 800G एआई नेटवर्क कार्ड हैं, जिसे कंपनी चीनी आपूर्तिकर्ता द्वारा इस तरह का पहला विकास बता रही है। इस कार्ड में 48 लाइनों वाला PCIe Gen6 स्विच शामिल है, जो माइक्रोसेकंड स्तर की विलंबता के साथ 800G लाइन गति पर थ्रूपुट का समर्थन करता है, RoCE v2 पर भार कम करता है और प्रोग्रामेबल भीड़ नियंत्रण प्रदान करता है। कंपनी बताती है कि कार्ड Hygon प्रोसेसर और अगली पीढ़ी के सुपरनोड आर्किटेक्चर के लिए अनुकूलित है, जो दर्जनों हजारों एक्सेलेरेटर वाले क्लस्टरों में नोड के बीच कनेक्शन पर केंद्रित है।

पेश किया गया तीसरा घटक एक मल्टी-मोड RAID चिप है, जिसे घरेलू बुद्धिमान क्षमताओं का उपयोग करके बनाया गया है। यह SAS, SATA और PCIe 5.0 कनेक्शन का समर्थन करता है, हार्ड ड्राइव और SSD दोनों के साथ संगत है, इसमें एक हार्डवेयर एन्क्रिप्शन ब्लॉक है और कंपनी के दावों के अनुसार, पिछली पीढ़ी की तुलना में बैंडविड्थ और IOPS को लगभग आठ गुना बढ़ाता है।

मुख्य प्रबंधक गुओ एरहुई ने जोर देकर कहा कि कंप्यूटिंग शक्ति एक निकटता से जुड़े घटकों की प्रणाली है: कंप्यूटिंग, नेटवर्किंग, डेटा स्टोरेज, पावर, कूलिंग और शेड्यूलिंग। उन्होंने उल्लेख किया कि जैसे-जैसे क्लस्टर दर्जनों हजारों कार्ड तक बढ़ते हैं, इंटरकनेक्ट ही बाधा बन जाते हैं। कंपनी ने बताया कि उसके उत्पादों का उपयोग पहले से ही इंटरनेट, वित्त, दूरसंचार और ऊर्जा क्षेत्रों में किया जा रहा है, जबकि चिप्स के लिए घोषित विफलता दर 100 DPPM से कम और बोर्डों के लिए 500 DPPM से कम है।

लॉन्च के दौरान Kylin Software, UnionTech, Tencent Cloud, Inspur, H3C, ZTE और Lenovo के साथ सहयोग समझौते पर हस्ताक्षर किए गए। इन समझौतों में कंपनी के इंटरकनेक्ट चिप्स को उनके ऑपरेटिंग सिस्टम और सर्वर प्लेटफॉर्म के अनुकूल बनाना शामिल है। कंपनी ने कहा कि अगले कदमों में अगली पीढ़ी के नेटवर्क कार्ड और PCIe 6.0 स्विच का बड़े पैमाने पर उत्पादन, साथ ही ऑप्टिकल इंटरकनेक्ट और स्टोरेज पूलिंग पर काम करना शामिल है। यह ध्यान रखना महत्वपूर्ण है कि सभी उल्लिखित विशेषताएँ कंपनी के दावे हैं और स्वतंत्र रूप से सत्यापित नहीं हुई हैं।

SpacemiT कंपनी ने अपना सर्वर प्रोसेसर V100 स्वतंत्र रूप से जारी नहीं किया था। चीन में शेंझेन में 19 अक्टूबर को आयोजित RISC-V समिट में, कंपनी ने ओपन प्रोसेसर टीम XiangShan के साथ मिलकर इस चिप के आसपास निर्मित तीन तैयार सर्वर प्रस्तुत किए। इन सिस्टमों में एक्सेलेरेटर सत्यापन और ऑपरेटिंग सिस्टम समर्थन शामिल है, जिसका उद्देश्य डेटा केंद्रों में RISC-V पर आधारित मशीनों को लागू करना है।

प्रस्तुत किए गए तीन उपकरणों में कंप्यूटिंग सर्वर C2201, एआई सर्वर G5201 और स्टोरेज सर्वर S5236 शामिल हैं। वे सामान्य प्रयोजन कार्यों, आर्टिफिशियल इंटेलिजेंस त्वरण और बड़े पैमाने पर डेटा भंडारण की समस्याओं को हल करने के लिए डिज़ाइन किए गए हैं। सर्वर G5201 आठ पूर्ण आकार और पूर्ण लंबाई के डबल-विड्थ एक्सेलेरेटर कार्ड से लैस है और उच्च गति वाले क्लस्टर नेटवर्क RDMA का भी समर्थन करता है। SpacemiT पुष्टि करता है कि चिप का परीक्षण घरेलू एक्सेलेरेटर, जिसमें Kunlunxin का M100 शामिल है, का उपयोग करके किया गया था।

इसके अलावा, कंपनी भागीदारों को सर्वर मदरबोर्ड, फर्मवेयर, BMC प्रबंधन और हार्डवेयर रेफरेंस डिज़ाइन प्रदान करती है, जिससे शून्य से बोर्ड विकसित किए बिना अपने स्वयं के ब्रांडेड मशीनें बनाना संभव हो जाता है।

सॉफ्टवेयर पर महत्वपूर्ण ध्यान दिया गया है। SpacemiT का दावा है कि V100 सिलिकॉन, फर्मवेयर और ऑपरेटिंग सिस्टम में RISC-V सर्वर समाधानों के पांच विनिर्देशों को लागू करता है: RVA23, सर्वर SoC, सर्वर प्लेटफॉर्म, बूट और रनटाइम सेवाएं (BRS) और सुरक्षा मॉडल। कंपनी ने सभी BRS परीक्षणों को सफलतापूर्वक पास करने की सूचना दी है। इसके कारण, openEuler, openRuyi, openKylin, Debian, Ubuntu, Fedora, Red Hat और Rocky Linux जैसे ऑपरेटिंग सिस्टम को सीधे स्थापित, बूट और चलाया जा सकता है।

कई किरायेदार वाले क्लाउड वातावरण के लिए, V100 RISC-V H, AIA और IOMMU एक्सटेंशन का समर्थन करता है, जो सीपीयू, मेमोरी, इंटरप्ट और इनपुट-आउटपुट का हार्डवेयर-स्तरीय वर्चुअलाइजेशन सुनिश्चित करता है। SpacemiT बताता है कि इन वर्चुअलाइजेशन एक्सटेंशनों का पहले से ही लिनक्स में नेटिव समर्थन है, इसलिए कस्टम कर्नेल बनाने की आवश्यकता नहीं है। चिप में एक हार्डवेयर ट्रस्ट रूट, नेटिव RISC-V ट्रस्टेड एग्जीक्यूशन एनवायरनमेंट और RERI RAS समर्थन भी शामिल है। कंपनी क्लाउड में एआई वर्कलोड को न्यूनतम ओवरहेड के साथ अलग करने के तरीके के रूप में V100 पर हल्के माइक्रो-VM की अवधारणा को बढ़ावा देती है, जो कंटेनर के करीब है।

चिप स्वयं 46 कोर के हाइब्रिड डिज़ाइन का उपयोग करता है, जिसमें छह XiangShan Kunminghu V2R2 कोर और 40 SpacemiT X100 कोर शामिल हैं, जो 2.4 गीगाहर्ट्ज़ तक की आवृत्ति पर काम करते हैं। दो ऐसे चिप्स को कुल 92 कोर तक की समग्र प्रदर्शन प्राप्त करने के लिए सुसंगत रूप से जोड़ा जा सकता है। प्रत्येक चिप आठ DDR5 चैनल और 52 PCIe 5.0 लेन का समर्थन करता है। XiangShan को चीनी विज्ञान अकादमी के इंस्टीट्यूट ऑफ कम्प्यूटेशनल टेक्नोलॉजी द्वारा निर्देशित किया जाता है।

SpacemiT V100 को RISC-V सर्वर समाधान विनिर्देशों का पूरी तरह से पालन करने वाला पहला यूनिवर्सल चिप के रूप में स्थापित करता है। संस्थापक और सीईओ चेन झीजियान ने कहा कि यह चिप कंपनी के डिवाइस विकास से क्लाउड प्रौद्योगिकियों में बदलाव का प्रतीक है। यह ध्यान रखना महत्वपूर्ण है कि सभी घोषित विशेषताएं और अनुपालन SpacemiT से आते हैं।