मेमोरी क्षेत्र की चीनी स्टार्टअप MemSilicon ने अपने पहले उच्च घनत्व और बड़ी क्षमता वाले RRAM चिप, जिसका नाम माउंटटाई 2026 है, के टेप-आउट प्रक्रिया को पूरा करने की घोषणा की, जो 12 अक्टूबर को किया गया था। कंपनी का दावा है कि यह इस प्रकार का पहला RRAM चिप है जिसमें उच्च घनत्व और बड़ी क्षमता है, हालांकि इस दावे का अभी तक स्वतंत्र रूप से सत्यापन नहीं किया गया है। वर्तमान में, चिप टेप-आउट पूरा होने के बाद सत्यापन चरण से गुजर रहा है।
माउंटटाई 2026 चिप को 28nm CMOS प्रक्रिया का उपयोग करके विकसित किया गया है और इसमें 1T4R सेल संरचना है। यह प्रति चिप 1 Gbit की क्षमता प्रदान करता है, 30 Mbit प्रति वर्ग मिलीमीटर का घनत्व प्राप्त करता है, और एक्सेस विलंब 20 नैनोसेकंड से कम है। इसके अलावा, चिप में सीधे क्रिस्टल पर हार्डवेयर त्रुटि सुधार शामिल है।
RRAM, या रेजिस्टर्सिव रैम, प्रतिरोध अवस्थाओं के बीच सामग्री को बदलकर डेटा संग्रहीत करता है और बिजली बंद होने पर भी उसे बनाए रखता है। मानक 1T1R डिज़ाइन में, प्रत्येक रेसिस्टिव सेल एक चयन ट्रांजिस्टर से सुसज्जित होता है। हालांकि, जैसे-जैसे सेल का आकार छोटा होता जाता है, इन ट्रांजिस्टरों और उनके वायरिंग द्वारा घेरा गया क्षेत्र घनत्व के लिए एक सीमित कारक बन जाता है। 1TnR दृष्टिकोण एक ट्रांजिस्टर को कई सेल को सेवा देने की अनुमति देता है, जिससे प्रति बिट ट्रांजिस्टर का क्षेत्रफल कम हो जाता है; माउंटटाई 2026 चार सेल के लिए एक ट्रांजिस्टर का उपयोग करता है।
एक सामान्य ट्रांजिस्टर का उपयोग कई समस्याओं को जन्म देता है, जिनमें सेल के बीच करंट लीक पथ, पढ़ने और लिखने के दौरान गड़बड़ी, और विभिन्न परिचालन स्थितियों में विश्वसनीयता की समस्याएं शामिल हैं। MemSilicon का दावा है कि उसने नकारात्मक वोल्टेज कॉन्फ़िगरेशन और ऐरे लीकेज को दबाने के लिए मानकीकृत रीसेट स्कीम को लागू करके, उच्च और निम्न वोल्टेज के साथ पढ़ने और लिखने के रास्तों को अलग करने वाले मल्टी-वोल्टेज वर्डलाइन ड्राइवर्स, गलत लेखन को कम करने के लिए अनुकूली सुरक्षा ध्रुवीकरण, और त्रुटि सुधार के साथ मिलकर पढ़ने की उपज बढ़ाने के लिए काम करने वाली एक अनुकूली ट्रैकिंग रीड सर्किट को लागू करके इन समस्याओं का समाधान किया है।
कंपनी की तकनीक डॉ. ल्यू मिन की टीम के काम पर आधारित है, जो चाइनीज एकेडमी ऑफ साइंसेज के अकादमिक हैं और जिन्होंने 2020 में 28nm 1T2R RRAM डिजाइन पर शोध प्रकाशित किया था। चूंकि सेल पीछे की परतों में बनाए जाते हैं जो मानक CMOS के साथ संगत होते हैं, इसलिए यह विधि गैर-वाष्पशील मेमोरी को लॉजिक चिप्स में एम्बेड करने के लिए डिज़ाइन की गई है।
MemSilicon ऑन-चिप AI उपकरणों और AI पीसी के लिए SoC में मॉडल भार, KV-कैश और मापदंडों के लिए ऑनबोर्ड स्टोरेज पर ध्यान केंद्रित कर रही है, जहां SRAM तेज है लेकिन प्रति बिट अधिक जगह लेता है, और लॉजिक प्रक्रियाओं के आकार में घटने के साथ एकीकृत फ्लैश मेमोरी को शामिल करना अधिक जटिल होता जा रहा है।